-Veloce proFPGA CS·엔비디아 칩 아키텍처 결합… 수십조 사이클 검증
-AI 반도체 복잡도 폭증… 검증 속도가 곧 시장 경쟁력으로 직결
Siemens logo
반도체 설계의 승패를 가르는 기준이 ‘성능’에서 ‘검증 속도’로 이동하고 있다. 실제 칩이 나오기 전, 얼마나 많은 시나리오를 빠르게 검증하느냐가 시장 출시 시점을 결정하는 구조다. 이 지점에서 기존 한계를 깨는 기술이 등장했다.
6일 지멘스 산하 EDA 사업부와 엔비디아는 양사 기술 협력을 통해 FPGA 기반 하드웨어 가속 검증 시스템 ‘Veloce proFPGA CS’와 엔비디아의 성능 최적화 칩 아키텍처를 결합한 결과, 수일 내 ‘수십조(trillions)’ 단위의 검증 사이클 실행 및 캡처에 성공했다고 밝혔다.
이 수치는 기존 검증 패러다임을 사실상 무력화하는 수준이다. 기존 시뮬레이션·에뮬레이션 기반 검증은 현실적인 시간 내에서 수백만~수십억 사이클 처리에 머물렀다. 반면 이번 기술은 단위를 ‘조(兆)’ 단위로 끌어올렸다. 설계자가 실리콘 양산 이전에 사실상 실제 환경에 가까운 조건에서 검증을 수행할 수 있게 된 것이다.
핵심은 구조다. 지멘스의 확장형 FPGA 기반 프로토타이핑 시스템이 대규모 병렬 검증을 수행하고, 엔비디아의 칩 아키텍처가 고성능 워크로드 처리 효율을 극대화하는 방식이다. 단순한 성능 개선이 아니라, 검증 구조 자체를 ‘소프트웨어 시뮬레이션 → 하드웨어 기반 실시간 검증’으로 전환한 셈이다.
Jean Marie Brunet 지멘스 부사장은 “AI·ML SoC의 복잡도가 급격히 증가하면서 검증 자체가 병목이 되고 있다”며 “Veloce proFPGA CS는 단일 IP부터 수십억 게이트 규모 칩렛까지 확장 가능한 검증 환경을 제공한다”고 말했다.
Narendra Konda 엔비디아 부사장도 “AI 아키텍처는 설계보다 검증이 더 어려운 단계로 넘어왔다”며 “수일 내 수조 개 사이클을 검증할 수 있는 역량이 시장 출시 시간을 결정짓는 핵심 요소”라고 했다.
이 변화의 본질은 ‘시간 압축’이다. 반도체 산업에서 테이프아웃 이전 검증 기간은 전체 개발 일정의 상당 부분을 차지한다. 검증 속도가 빨라질수록 제품 출시 시점이 앞당겨지고, 이는 곧 시장 점유율로 직결된다. 특히 AI 반도체는 소프트웨어 스택과 하드웨어가 긴밀히 결합된 구조여서, 오류 발견이 늦어질수록 비용이 기하급수적으로 증가한다.
FPGA 기반 프로토타이핑은 이 문제를 정면으로 겨냥한다. 동일한 워크로드를 기존 방식으로 처리할 때보다 훨씬 빠르게 실행할 수 있어, 프리실리콘 단계에서 실제 환경에 가까운 테스트가 가능하다. 이번 협력은 여기에 ‘확장성’과 ‘초대형 워크로드 처리’를 결합해, 검증 자체를 산업 경쟁력의 핵심으로 끌어올린 사례다.
반도체 경쟁은 더 이상 ‘누가 더 좋은 칩을 만드느냐’가 아니라, ‘누가 더 빠르게 검증하고 시장에 내놓느냐’의 싸움으로 이동하고 있다. 지멘스와 엔비디아의 이번 협력은 그 전환점을 명확히 보여준다.
[뉴스로드] 최지훈 기자 jhchoi@newsroad.co.kr
댓글
0