TSMC 로고. 로이터연합뉴스
삼성전자 로고. 뉴시스
세계 최대 파운드리(반도체 위탁 생산) 기업인 대만의 TSMC가 차세대 1.4㎚(나노미터·10억분의 1m) 공정 양산 일정을 앞당길 가능성이 제기되면서 글로벌 반도체 시장의 주도권 경쟁이 한층 치열해질 것으로 전망된다. TSMC는 삼성전자와 경쟁 중인 1.4나노 생산 속도를 높이는 한편 칩 패키징 경쟁에서는 인텔의 최신 기술과 유사한 기술을 개발하고 있다.
31일 대만 공상시보(CTEE) 등에 따르면 TSMC가 대만 타이중 과학단지에 건설 중인 1.4나노 생산공장은 당초 계획보다 공사가 빠르게 진행되면서 내년 4월께 완공될 것으로 예상된다.
공장 완공 이후에는 생산설비 설치와 공정 검증을 거쳐 같은 해 3분기부터 시험 생산이 시작될 것으로 관측된다. 이후 수율 안정화 과정을 거쳐 2028년부터 본격적인 대량 양산 체제로 전환될 가능성이 높다. 이는 TSMC가 공개한 차세대 공정 로드맵보다 실제 양산 준비가 더욱 빠르게 진행되고 있음을 보여준다.
1.4나노 공정 상용화에 시동을 건 삼성전자는 내년 양산을 목표로 했지만 최근 그 시점을 2029년으로 조정했다. 선단 공정을 무리하게 앞당기기보다 기존 공정의 수율 최적화에 집중하기 위해서다. 이에 삼성전자는 어플라이드머티어리얼즈와 램리서치 등 반도체 장비사에 1.4나노 공정 계획을 공유하고 장비 선행 개발을 요청한 것으로 전해졌다. ASML의 차세대 노광장비인 하이NA 극자외선(EUV) 장비도 반입한 상태다.
삼성전자는 2나노 양산을 위해 미국 텍사스주 테일러 공장을 비롯한 생산 거점을 확대하며 중장기 경쟁력을 확보하는 데 집중할 방침이다. 2나노 공정 수율화를 입증한 삼성은 테슬라의 차세대 인공지능(AI) 칩 생산 물량도 수주한 상태다.
시장에서는 TSMC가 계획대로 2028년부터 대량 양산에 들어가면 시장에서 우위를 점할 가능성은 크지만 삼성전자는 수율 개선과 생산 거점 확대로 격차를 줄일 것으로 예상하고 있다.
TSMC는 인텔의 첨단 패키징 기술에 맞서 자체 AI 반도체 패키징 기술 개발에 착수했다. AI 반도체는 미세 공정만으로 성능을 높이기 어렵다. 여러 칩을 하나의 패키지로 집적하는 첨단 패키징 기술이 필수적이다. 반도체 패키징은 칩 생산의 마지막 단계다. 한때 통상 공정으로 여겨졌으나 지금은 업계 최대의 병목으로 떠올랐다. AI 수요 급증으로 칩 설계사들이 더 많은 프로세서와 고대역폭메모리(HBM)를 복잡한 패키지에 결합하려 하기 때문이다.
앞서 인텔은 ‘EMIB’로 불리는 기술을 개발했다. 작은 실리콘 조각으로 프로세서와 메모리를 고속 연결하는 방식이다. 이 기술은 엔비디아 등 잠재 고객의 관심을 끌고 있다. 더 큰 멀티다이 설계를 지원해 강력한 AI 칩을 만들 수 있고 공급처 다변화에도 도움이 되기 때문이다. 실제로 구글은 EMIB 기술을 수개월 테스트한 뒤 2028년 자체 AI 프로세서 300만 개 이상의 패키징을 인텔에 발주했다.
이에 맞서 TSMC 엔지니어들은 이 프로젝트를 ‘EMIB 유사(EMIB-like)’ 기술로 부르며 일부 고객과 논의하고 있다. 이 프로젝트는 인텔이 우위를 선점하는 것을 막기 위해 추진되는 것으로 패키지 기판을 만드는 대만 킨서스와 기술을 공동 개발 중인 것으로 알려졌다.
미국 정보기술(IT) 매체 디인포메이션은 “TSMC가 인텔과 비슷한 첨단 칩 패키징 기술을 개발 중이고 일부 고객사와 논의를 했다”고 보도했다.
다만 TSMC의 해외 생산 거점 운영은 일본 구마모토 강진으로 변수를 만났다. 일본 구마모토에 있는 TSMC 제1공장은 가동이 중단된 후 복구 시점이 불투명하다. TSMC는 “건물의 안전이 확인됐고 전력·용수·안전 시스템도 정상적으로 작동하고 있다”며 “하지만 주요 장비에 대한 추가 점검을 해야 하고 지속적인 여진 가능성이 있어 공장 재가동 일정은 아직 정하지 못했다”고 전했다.
댓글
0