지멘스 ‘벨로체 proFPGA CS’와 엔비디아 칩 아키텍처 결합 ··· 수일 내 수십조 사이클 캡처 성공
기존 에뮬레이션 한계 넘은 초고속 프로토타이핑 구현 ··· 최초 실리콘 양산 전 최적 설계 완성
[데이터넷] 지멘스 디지털 인더스트리 소프트웨어, 지멘스 EDA 사업부는 엔비디아와의 전략적 파트너십을 통해 자사의 하드웨어 가속 검증 시스템인 ‘벨로체(Veloce) proFPGA CS’로 수조 단위의 검증 사이클을 실행 및 캡처함으로써 최적화된 설계 구현을 지원하고 있다고 6일 밝혔다.
기존의 시뮬레이션이나 에뮬레이션 도구는 현실적인 시간 내에 처리할 수 있는 범위가 수백만에서 수십억 사이클 수준에 머물렀다. 하지만 오늘날의 초거대 AI 모델을 구동할 시스템온칩(SoC)은 그보다 수천 배 많은 검증 데이터를 요구한다.
지멘스는 벨로체 proFPGA CS의 확장 가능한 아키텍처와 엔비디아의 성능 최적화 칩 아키텍처를 결합해 이 문제를 해결했다. 양사는 전략적 협력을 통해 단 며칠 만에 수십조(trillions) 사이클을 캡처하는 성과를 거뒀다. 이는 소프트웨어와 하드웨어가 복잡하게 얽힌 AI 칩의 신뢰성을 실리콘 양산 이전에 완벽하게 확보할 수 있음을 의미한다.
FPGA 기반 프로토타입 시스템은 빠른 처리 속도가 강점이다. 지멘스의 벨로체 proFPGA CS는 유연한 하드웨어 아키텍처와 직관적인 디버그 소프트웨어 플로우를 결합해 검증의 장벽을 낮췄다.
특히 단일 FPGA IP 검증부터 수십억 게이트 규모의 칩렛 설계에 이르기까지 폭넓은 확장성을 제공한다.
장 마리 브루네 지멘스 디지털 인더스트리 소프트웨어 하드웨어 가속 검증 부문 수석 부사장은 “고도로 복잡한 AI/ML SoC가 요구하는 검증 요건에 대응하기 위해 하드웨어 가속 검증 방법론과 FPGA 기반 프로토타이핑 발전에 주력하고 있다”고 밝혔다.
나렌드라 콘다 엔비디아 하드웨어 엔지니어링 부문 부사장은 “AI 및 컴퓨팅 아키텍처가 갈수록 복잡해지는 상황에서 반도체 팀은 시장 출시 기간을 단축할 고성능 검증 솔루션이 필요하다”며 “이번 통합을 통해 설계자는 수일 내에 수조 개의 사이클을 캡처할 수 있게 되었으며, 이는 차세대 AI 신뢰성 확보를 위한 핵심 동력이 될 것”이라고 강조했다.
Tag
댓글
0