-HBM4E 세대 적층 기술 변화 예고… 신호·전력·연결 구조 달라진다
-AI 서버 시대, 메모리 경쟁 중심 공정에서 패키징 물리학으로 이동
삼성전자·SK하이닉스 [사진=연합뉴스]
AI 서버 확산으로 반도체 산업의 경쟁 방식이 달라지고 있다. 미세 공정 경쟁이 중심이던 시대를 지나 이제는 칩을 어떻게 쌓고 연결하느냐가 성능을 좌우하는 단계로 들어가고 있다. 이 변화가 가장 선명하게 나타나는 분야가 고대역폭 메모리(HBM)다. SK하이닉스와 삼성전자가 AI 반도체 시장에서 경쟁하는 구조는 더 이상 DRAM 공정만으로 설명되지 않는다. 메모리 적층 구조와 패키징 기술이 성능을 결정하는 시대가 열리고 있기 때문이다.
17일 업계에 따르면, HBM 패키징은 마이크로 범프 기반 TC 본딩(Thermal Compression Bonding) 방식이 주류다. DRAM 다이 위에 미세 금속 돌기를 형성한 뒤 열과 압력을 가해 다이를 적층하는 방식이다. 이 공정은 이미 대량 생산 경험이 축적돼 있고 안정성이 높다는 장점이 있다. 하지만 물리적 구조에서 분명한 한계가 존재한다. 금속 범프 자체가 일정한 높이를 가지기 때문에 신호 경로가 길어지고 연결 밀도에 제약이 생긴다. AI 가속기 환경처럼 수천 개의 I/O가 동시에 작동하는 구조에서는 이런 물리적 차이가 데이터 전송 속도와 안정성으로 이어진다.
차세대 HBM에서 주목받는 기술은 하이브리드 본딩(Hybrid Bonding)이다. 이 방식은 기존처럼 금속 범프를 사용하는 대신 구리 패드와 절연막을 직접 접합하는 구조를 사용한다. 다이 사이에 돌출된 구조가 사라지기 때문에 두 반도체가 사실상 틈이 없이 결합되는 형태가 된다. 이런 구조 변화는 세 가지 기술적 차이를 만든다. 우선 신호 이동 거리가 짧아진다. 범프 구조에서는 금속 돌기 높이만큼 신호 경로가 길어지지만, 하이브리드 본딩에서는 이 경로가 줄어든다.
하이브리드 본딩은 기존 마이크로 범프 기반 TC 본딩 대비 다이 간 간격(standoff)을 사실상 제거해 패키지 두께를 줄이고, 동일 면적 내 연결 밀도를 크게 높일 수 있는 구조다. 적층 가능한 HBM 단수 확대와 함께 신호 전달 거리 단축, 전력 효율 개선 효과가 기대된다. 차세대 고성능 메모리 패키징 기술로 부상하고 있다. [자료=XPERI/한화투자증권]
신호 전달 과정에서 발생하는 저항과 기생 커패시턴스가 감소하면서 데이터 전송 안정성이 높아진다. 동시에 전력 효율도 개선된다. HBM 스택에서는 수천 개 접점이 전력과 신호를 동시에 전달하는데 접촉 저항이 높을수록 발열이 증가한다. 하이브리드 본딩은 금속 패드 직접 결합 구조기 때문에 접촉 저항이 낮고 전력 전달 효율이 높다. 여기에 연결 밀도도 높일 수 있다. 마이크로 범프 방식은 접점 간 간격을 좁히는 데 물리적 한계가 있지만, 하이브리드 본딩은 접점 간 간격을 더 미세하게 설계할 수 있어 같은 면적에서 훨씬 많은 신호 연결을 구현할 수 있다.
이 기술 변화는 HBM4E 규격 논의에서도 나타난다. 현재 HBM4 규격에서는 스택 높이가 약 775마이크로미터 수준으로 정의돼 있는데, HBM4E에서는 이를 약 900마이크로미터 수준까지 허용하는 방안이 검토되고 있다는 분석도 나온다. 스택 높이가 늘어나면 기존 TC 본딩 공정을 더 오래 사용할 수 있는 여지가 생긴다. 그럼에도 업계에서는 고성능 제품을 중심으로 하이브리드 본딩 채택 가능성이 높다는 분석도 이어지고 있다. 신호 전달 거리 감소와 전력 손실 감소, 연결 밀도 증가라는 구조적 장점이 AI 메모리 환경에서 이점으로 작용하기 때문이다.
공정 수율 문제는 여전히 기술 장벽으로 지적된다. 하이브리드 본딩은 금속 패드와 절연막을 직접 접합하는 방식이기 때문에 다이 정렬 정확도와 표면 상태 관리가 매우 중요하다. 특히 여러 개의 DRAM 다이를 수직으로 쌓는 HBM 구조에서는 미세한 정렬 오차가 층마다 누적될 수 있다. 하지만 장비 기술 발전이 이 문제를 빠르게 줄이고 있다. 하이브리드 본딩 장비 분야에서 기술력이 높은 것으로 평가되는 BESI는 서브마이크론 수준 정렬 정확도를 구현하는 장비를 개발해 생산성을 높이고 있다. 반복 정밀도 역시 크게 향상되면서 다층 적층 구조에서도 안정적인 접합이 가능해지고 있다.
AMD의 3D V-Cache는 하이브리드 본딩 기술을 적용해 로직 칩과 캐시 메모리를 구리-구리 직접 접합 방식으로 연결한 구조다. 범프 없이 다이를 직접 결합함으로써 연결 저항을 낮추고 데이터 전달 속도를 높일 수 있으며, 기존 패키징 대비 더 높은 집적도와 성능 향상이 가능하다. 이는 하이브리드 본딩이 실제 상용 반도체에서 적용된 사례로, 차세대 고성능 컴퓨팅 및 HBM 패키징 기술로 확장될 가능성을 보여준다. [자료=AMD/한화투자증권]
이미 일부 반도체에서는 이 기술이 상용화 단계에 들어섰다. AMD의 3D V-Cache 기술은 하이브리드 본딩을 적용해 CPU와 캐시 메모리를 직접 결합하는 구조를 사용하고 있다. 이런 경험은 차세대 메모리 패키징 기술로 확장되는 과정에 중요한 기반이 된다.
AI 반도체 구조가 바뀌면서 메모리 산업의 기술 경쟁도 함께 이동하고 있다. GPU 연산 성능보다 메모리 대역폭이 시스템 성능을 좌우하는 환경이 만들어졌기 때문이다. 이 구조에서 메모리 패키징 기술은 시스템 성능을 좌우하는 핵심 기술이 된다. SK하이닉스가 HBM 시장에서 선두를 달리고 삼성전자가 차세대 HBM4 세대에서 반격을 준비하는 상황에서, 적층 기술과 접합 기술 선택은 향후 AI 반도체 공급망의 방향을 결정할 변수로 떠오르고 있다. 반도체 산업의 중심이 미세 공정 경쟁에서 칩을 연결하는 물리 구조 경쟁으로 이동하고 있다는 분석이 나오는 이유다.
박준영 한화투자증권 연구원은 산업분석을 통해 “HBM4E 세대에서는 스택 높이 완화로 기존 TC 본딩 공정의 적용 가능성이 일부 유지될 수 있다"면서도 "신호 전달 거리 단축과 전력 효율 개선, 연결 밀도 확대 등 구조적 장점을 고려하면 고성능 HBM 제품을 중심으로 하이브리드 본딩 채택 가능성이 충분히 높다”고 분석했다.
[뉴스로드] 최지훈 기자
키워드
#HBM
#SK하이닉스
#GPU
#AI 반도체
#TC 본딩
#AMD
#CPU
#DRAM
#삼성전자
최지훈 기자
다른기사 보기
저작권자 © 뉴스로드
댓글
0