[산업 콕!] HBM 높이 규격 완화되나..반도체 시장 지각변동

JEDEC, HBM4 높이 표준 상향 논의 착수

공정 난이도 낮춰..차세대 장비 도입 지연

공공뉴스=정진영 기자

국제반도체표준협의기구(JEDEC)가 고대역폭메모리(HBM)의 높이 규격 완화를 본격적으로 논의하면서 삼성전자와 SK하이닉스를 비롯한 반도체 업계의 차세대 제품 양산 셈법이 복잡해지고 있다.

규격 완화가 생산성 확대의 변곡점이 될 수 있다는 분석이 나오는 가운데 우려의 목소리도 적지 않다.난도가 급격히 높아짐에 따라 기술적 한계 등 여러 문제점도 안고 있는 까닭이다.

AI데이터 센터에 필요한 SK그룹 AI생태계 핵심 제품_SKC 유리기판(왼쪽)과 SK하이닉스 고대역폭 메모리4(HBM4) <사진제공=SK그룹>

◆기술적 임계점 도달..규격 완화로 생산성 제고 노려

31일 업계에 따르면, 국제반도체표준협의기구가 인공지능용 고성능 반도체 공급 확대를 위해 차세대 고대역폭메모리의 높이 표준을 높이는 방안을 검토하면서 관련 기업들의 기술 로드맵 수정과 주가 향방에 이목이 쏠리고 있다.

반도체 국제 표준을 결정하는 JEDEC의 이번 행보는 인공지능(AI) 수요 급증으로 인한 HBM 공급 부족 현상을 해결하기 위한 조치로 풀이된다.

새로운 규격은 7세대 ‘HBM4E’ 이후부터 적용될 전망인데, 기존 5세대 HBM3E의 높이 규격은 720㎛, 6세대HBM4는 775㎛인 것을 감안하면 눈에 띄게 완화된 수준이다.

HBM은 D램을 여러 층 쌓아 성능을 높이는데, 지금까지는 정해진 높이 규격 내에 칩을 쌓아야 해 적층 수가 늘어날수록 칩 두께를 극단적으로 얇게 가공해야 하는 기술적 한계가 존재했다.

HBM은 D램을 수직으로 쌓아 올리는 구조로 JEDEC의 높이 규격은 곧 적층 가능한 단수와 직결된다. 규격 완화가 이뤄진다면 완화되면 D램을 얇게 만드는 공정의 부담이 줄어들고 적층 과정에서의 오차 관리도 용이해져 수율 향상과 양산 속도 가속화를 기대할 수 있다.

또한 16단이나 20단 등 고적층 HBM을 구현하기 비교적 쉬워진다. 단수가 높아질수록 HBM이 처리할 수 있는 데이터 용량도 늘어나 AI 병목현상 해소에 일조 할 수 있다.

한미반도체의 TC BONDER 4.5 GRIFFIN <사진제공=한미반도체>

◆기술 전환기 불확실성..신기술 도입 늦춰지며 희비 교차

규격 완화 논의는 반도체 장비 업계의 지형도에도 영향을 미치고 있다. 당초 업계에서는 16단 이상의 고적층 HBM을 구현하기 위해 칩을 직접 붙이는 하이브리드 본더 장비 도입이 필수적이었다.

하지만 높이 제한이 풀리면 기존의 TC 본더 장비로도 충분히 단수를 높일 수 있게 되어 최첨단 장비의 도입 시점이 예상보다 늦춰질 수 있다는 전망이 나온다.

이에 따라 TC 본더 시장에서 높은 점유율을 차지하고 있는 한미반도체 등 기존 강자들은 주도권을 유지할 기회를 잡은 반면, 하이브리드 본더를 개발 중인 후발 주자들은 상용화 지연에 따른 부담이 커진 상황이다.

다만 규격 완화로 하이브리드본더 도입시점이 늦춰지더라도 결국 D램사이의 간격을 줄여 데이터 전송 및 전력 효율을 동시에 높일 수 있는 하이브리드 본더 도입이 불가피하다는 것이 반도체업계의 시각이다.

또한 고객사인 엔비디아, AMD 등의 요구사항이 현실적인 표준이 되는 만큼 JEDEC의 논의가 업계에 어떤 영향을 미칠지는 장담할 수 없다.