전기 이동 분석 플랫폼도 개발…차세대 반도체 핵심기술로 활용 기대
카이스트 신소재공학과 강기범 교수, 견민승 박사, 김연규 박사과정, 홍승범 교수(왼쪽부터)와 성균관대 홍지훈 박사과정, 조성범 교수(위쪽 원 안 왼쪽부터). 카이스트 제공
반도체 안에서 전기가 흐르는 길목이 막히면 성능이 떨어지고 전력 낭비가 커진다. 이런 ‘전기 병목현상’을 해결할 수 있는 기술을 국내 연구진이 개발했다.
카이스트는 신소재공학과 홍승범·강기범 교수 연구팀이 조성범 성균관대 교수 연구팀과의 공동 연구를 통해 차세대 반도체 소자로 주목받는 2차원 소재(원자 한두 층 두께의 초박막 소재)에서 전기가 막힘없이 흐르는 새로운 구조를 구현했다고 13일 밝혔다. 연구팀은 새로운 구조를 나노미터(㎚·10억분의 1m) 수준에서 직접 관찰할 수 있는 분석 플랫폼도 개발했다.
반도체는 금속 전극과 반도체가 만나는 경계에서 발생하는 접촉 저항으로 인해 성능이 저하되고 전력 손실이 발생한다. 반도체가 작아질수록 접촉 저항의 영향은 더 커지기 때문에 차세대 반도체 개발에서 큰 기술적 난제가 된다.
연구팀은 이런 기술적 문제를 해결하기 위해 기존처럼 금속 전극을 반도체 위에 붙이는 대신 하나의 2차원 소재 안에서 금속처럼 전기가 잘 흐르는 성질을 가진 준금속과 반도체 영역을 연속적으로 구현했다. 같은 소재 안에서 두 영역이 자연스럽게 이어지도록 해 전류가 경계에서 막히지 않고 흐를 수 있게 한 것이다.
연구팀은 또 ‘원자힘현미경(AFM)’을 활용해 박막 내부에서 전하가 이동하는 모습을 나노미터 수준에서 직접 시각화했다. 이를 통해 준금속 영역에서 반도체 영역으로 전류가 이동할 때 흐름이 막히거나 방향이 꺾이는 병목현상 없이 자연스럽게 전류가 이어지는 것을 확인했다.
연구팀은 이번 연구가 2차원 소재를 이용한 차세대 반도체 소자의 접촉 저항을 획기적으로 줄일 수 있는 원천기술에 해당한다고 설명했다.
홍 교수는 “이번 연구는 2차원 반도체 계면에서 전류가 흐르는 모습을 나노미터 수준에서 직접 확인한 세계 최초 사례”라면서 “단일체 계면이 전류의 흐름을 방해하지 않는다는 사실을 실험적으로 입증한 만큼 향후 다양한 차세대 반도체의 접촉 저항 문제를 해결하는 핵심 원천기술로 활용될 것으로 기대한다”고 말했다.
카이스트 신소재공학과 김연규 박사과정생과 견민승 박사, 성균관대 홍지훈 박사과정생이 공동 제1저자로 참여한 이번 연구 결과는 재료과학 분야 국제학술지 ‘매터(Matter)’ 7월호에 실렸다.
댓글
0