파네시아가 양산할 PCIe 6.4-CXL 3.2 퓨전 스위치 칩 [사진=파네시아]
[디지털데일리 고성현기자] 국내 반도체 팹리스 스타트업 파네시아가 본격적인 인공지능(AI) 인프라용 링크 칩 양산에 돌입한다.
파네시아는 PCIe 6.4-CXL 3.2 퓨전 스위치 칩을 올해 하반기 양산한다고 16일 밝혔다. 이번에 양산할 칩은 포트기반라우팅(PBR)을 포함한 CXL 3.2 표준 전체 기능을 구현한 칩이다. 지난해 10월 파네시아가 공개한 실리콘 샘플의 양산 버전이다.
PCIe 6.4-CXL 3.2 퓨전 스위치 칩은 단일 칩에서 PCIe와 CXL 프로토콜을 동시에 지원한다. 이를 통해 PCIe 기반 GPU와 스위치, CXL을 지원하는 CPU와 CXL 메모리 확장장치 및 AI 가속기 등을 함께 연결할 수 있다.
CXL의 핵심 특징인 확장성과 유연성을 활용할 수 있는 것도 강점이다. 유연한 조합 구조(Composable architecture) 서버 랙(Rack) 수준으로 구현해 데이터센터에서 낭비되는 자원을 최소화할 수 있다. 다양한 시스템 장치를 공유가능한 풀(Pool) 형태로 분리해 관리하고 응용처 요구에 맞게 유연하게 조합해 사용할 수 있다.
파네시아는 이를 토대로 대규모 언어모델(LLM), 검색증강생성(RAG), 추천시스템(DLRM) 등 대규모 AI 서비스나 MPI 기반 과학 시뮬레이션 등 대형 워크로드 처리 시스템의 구축과 운영비용을 절감할 수 있다고 설명했다.
파네시아는 이번 스위치 칩의 차별점으로 PBR 지원을 꼽았다. PBR은 장치별 포트를 기준으로 데이터를 전달하는 방식이다. 트리 구조에 제한되는 기존 계층 기반 라우팅과 비교해 유연한 시스템 구성이 가능하다. 또 장치들이 CPU 개입을 최소화하며 서로 간 직접 데이터를 주고받는 다이렉트 피어투피어(P2P) 통신을 구현해 통신 효율을 극대화한다.
또 스위치 간 연결을 지원하는 캐스캐이딩(Cascaading) 기능을 지원해 이더넷 등 네트워크 없이도 여러 개 서버 랙에 수천개 이상 장치를 단일 패브릭(Fabric)으로 통합 가능하다.
파네시아는 이번 칩을 자체 설계한 컨트롤러 IP를 기반으로 제작했다. 컨트롤러를 CXL 구조에 최적화해 두 자릿수 나노초(ns) 수준으로 지연시간을 낮췄고, 자체 설계한 컨트롤러 로직을 자유롭게 변형할 수 있게 해 고객사 요구에 맞춘 커스텀 솔루션으로 확장이 가능하도록 했다.
댓글
0