KAIST, 신소재 'BON' 기반 비대칭 터널링층 기술 개발
KAIST 연구진이 초고용량 메모리 구현을 앞당길 기술을 개발했다. [사진=KAIST]
국내 연구진이 더 많은 정보를 더 작은 공간에 담도록 돕는 차세대 반도체 기술을 개발했다. 초고용량 메모리 구현을 앞당길 수 있을 것으로 기대된다.
KAIST(총장 이광형)는 조병진 전기및전자공학부 교수 연구팀이 3차원 V-낸드(3D V-NAND) 메모리의 고집적화 한계를 극복했다고 20일 밝혔다. 머리카락보다 얇은 반도체 층에 새로운 소재를 적용해 전자의 이동을 상황에 따라 선택적으로 제어하는 '스마트 출입문' 구조를 구현해 문제를 해결했다.
반도체 메모리에서 데이터가 드나드는 통로인 터널링층은 메모리 셀 내부에서 전자가 이동하는 매우 얇은 통로 역할을 하는 절연층이다. 하지만 기존 소재인 실리콘 산질화물(SiON)은 데이터를 지우기 위해 통로를 넓히면 저장된 데이터가 밖으로 새어나가고, 반대로 입구를 좁히면 데이터 삭제 속도가 너무 느려지는 '트레이드오프(Trade-off)' 현상이 발생한다는 문제가 있었다.
연구팀은 문제를 해결하기 위해 기존의 실리콘 기반 소재에서 벗어나 완전히 새로운 소재인 붕소 산질화물(BON)을 터널링층에 적용했다. 데이터를 지울 때 필요한 전하(정공)는 쉽게 통과시키고, 저장된 데이터를 의미하는 전자는 밖으로 새어나가지 못하도록 막는 '비대칭 에너지 장벽' 구조를 설계했다.
비대칭 에너지 장벽은 전하가 이동할 때 넘어야 하는 에너지 장벽의 높이가 전하의 종류에 따라 서로 다르게 형성되는 구조로, 데이터를 지울 때는 전하가 쉽게 이동하도록 하면서도 저장된 데이터인 전자가 외부로 누설되는 것을 효과적으로 막아 스마트 출입문을 반도체 안에 구현한 것과 같은 원리다.
연구팀은 실험 결과, BON 터널링층을 적용한 소자는 기존 대비 데이터 삭제 속도가 최대 23배 향상됐으며, 수만 번의 반복 사용 후에도 성능 저하가 거의 없는 탁월한 내구성을 보이는 것을 확인했다. 특히 32개의 미세한 전압 상태를 구분해야 하는 초고난도 펜타 레벨 셀 동작에서도 소자 간 데이터 분포를 3배 이상 정밀하게 제어하는데 성공했다.
조병진 교수는 "이번 연구는 차세대 초고용량 메모리 제조에 바로 적용할 수 있는 독창적인 기술"이라며 "반도체 강국인 대한민국의 기술 초격차를 유지하는 데 크게 기여할 것"이라고 말했다.
전기및전자공학부 강대현 석박사통합과정생이 제1저자로 주도한 이번 연구는 지난 12월 9일 '국제전자소자학회(IEDM)'에서 발표됐다. 삼성전자가 주최한 제32회 삼성휴먼테크논문대상에서 대학 부문 전체 1위인 대상도 수상했다.
닫기
댓글
0